創意電子 CAD Engineer 面試經驗分享

身為電資碩士、半導體製程背景的學生，歷經兩關實體面試：一面報告論文與專業問答（如 STA、LEC），二面則與副經理輕鬆對談，了解個人特質。

文章目錄

儘管科技業凜冬持續中，但還是非常感謝一路上幫助過我的貴人，基於版上陸陸續續有大佬分享經驗，所以也決定來分享一下希望可以幫助到更多人。

背景

114混血電資碩（固態組），私立大學電機，學業成績後段(排名約74%)，碩士論文做半導體製程。

Overview

創意電子 - Physical Design CAD – 感謝函

時程：

D+0: 公司讀取
D+1: 面試邀約
D+12: 一面(主管面談)
D+14: 二面(副經理面談)
D+39: 感謝函

一面(主管面談)：

此面試為實體面試，面試時間為上午10點，由於覺得早起比較有精神所以喜歡早上面試，當天總共有三位主管，分別為兩位較年輕與一位資深處長，而面試經驗不多的我當時非常緊張，但盡管如此還是很順利的報告完我的簡報內容，而當時的流程為報告與自我介紹以及專業提問，再來介紹部門風氣與工作項目。

面試考題(專業能力)：

第一題 : 為什麼需要使用Static Timing Analysis ?

答: STA是一種驗證timing是否有violation的方法，check電路中所有path的timing是否符合constraint的要求，STA可以檢查設計在所有corner下均能收斂。

第二題 : 請你解釋LEC為何?為什麼需要進行LEC verification?

答: 等價性檢查(Logic Equivalence Checking)LEC，也稱為Combinational Equivalence Checking，為驗證兩個設計在暫存器之間具有相同組合邏輯的過程，兩個被比較的設計也應該具有相同數量的暫存器。驗證設計在功能上是否相同。

二面(副經理實體面談)：

經過一面後當天下午收到二面通知，雖然一面的當下發揮的並不理想，但收到二面通知也令我興奮不已，二面當天與副經理面談，說不緊張是騙人的，記得當天是禮拜四的下午面試，晚上還有實驗室的meeting要應付，雖然當天有下雨，但有黑咖啡的加持精神不錯，副經理一進門時開始要我自我介紹，而我準備再把PPT拿出來報告時，副經理要求我直接與他面談聊天，那我開始介紹求學經歷，以及家庭背景，面試的過程中雖然有壓力，但還算輕鬆，剛好副經理也是清華校友，有推薦我去辦校友證，那也問了我家庭對於我戴耳環的看法，以及交女朋友的經歷，可能從其中想了解我的個人特質，總結來說，是一個與主管輕鬆聊天的對談。